数字芯片-数字Ic电子驱动ic-数字芯片工程师要求

C设计，掌握硬件描述语言和数字电路设计基础知识固然是非常重要的，此外工具的使用也很重要。人和其它动物的重要区别就是，华为数字芯片工程师职位说明书，人可以制造和使用工具。借助工具可以大大提高工作效率。

一、介绍

synopsys ic compiler (v2005.linux)是基于Galaxy设计平台开发的产品。主要的工具有：

LEDA

LEDA是可编程的语法和设计规范检查工具，它能够对全芯片的VHDL和Verilog描述、或者两者混合描述进行检查，加速SoC的设计流程。 LEDA预先将IEEE可综合规范、可规范、可测性规范和设计服用规范集成，提高设计者分析代码的能力

VCS

VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。 VCS具有目前行业中的模拟性能，其出色的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。VCS结合了节拍式算法和事件驱动算法，具有、大规模和的特点，适用于从行为级、RTL到Sign-Off等各个阶段。VCS已经将CoverMeter中所有的覆盖率测试功能集成，并提供VeraLite、CycleC等智能验证方法。VCS和Scirocco也支持混合语言。VCS和Scirocco都集成了Virsim图形用户界面，它提供了对模拟结果的交互和后处理分析。

Scirocco

Scirocco是迄今为止的VHDL模拟器，并且是市场上为SoC验证度身定制的模拟工具。它与VCS一样采用了革命性的模拟技术，即在同一个模拟器中把节拍式模拟技术与事件驱动的模拟技术结合起来。Scirocco的高度优化的VHDL编译器能产生有效减少所需内存，大大加快了验证的速度，数字芯片，并能够在一台工作站上模拟千万门级电路。这一性能对要进行整个系统验证的设计者来说非常重要。

1、 需求分析。分析用户或市场的需求，并将其翻译成对芯片产品的技术需求。

2、 算法设计。设计和优化芯片中所使用的算法。这一阶段一般使用语言（如C﹨C ），利用算法级建模和工具（如Matlab，SPW）进行浮点和*的，进而对算法进行评估和优化。

3、 架构设计。根据设计的功能需求和算法分析的结果，设计芯片的架构，并对不同的方案进行比较。选择性能价格方案。这一阶段可以使用SystemC语言对芯片价格进行建模和分析。

4、 RTL设计。使用HDL语言完成对设计实体的RTL级描述。这一阶段使用VHDL或Verilog HDL语言的输入工具编写代码。

1、 需求分析。分析用户或市场的需求，并将其翻译成对芯片产品的技术需求。

2、 算法设计。设计和优化

在 IC 生产流程中，IC 多由* IC 设计公司进行规划、设计，像是联发科、高通、Intel 等大厂，都自行设计各自的 IC 芯片，提供不同规格、效能的芯片给下游厂商选择。因为 IC 是由各厂自行设计，所以 IC 设计十分仰赖工程师的技术，工程师的素质影响着一间企业的价值。然而，工程师们在设计一颗 IC 芯片时，数字芯片技术，究竟有那些步骤？设计流程可以简单分成如下。

设计步，数字芯片工程师要求，订定目标

在 IC 设计中，的步骤就是规格制定。这个步骤就像是在设计建筑前，先决定要几间房间、浴室，有什么建筑*需要遵守，在确定好所有的功能之后在进行设计，这样才不用再花额外的时间进行后续修改。IC 设计也需要经过类似的步骤，才能确保设计出来的芯片不会有任何差错。

规格制定的步便是确定 IC 的目的、效能为何，对大方向做设定。接着是察看有哪些协议要符合，像无线网卡的芯片就需要符合 IEEE 802.11 等规范，不然，这芯片将无法和市面上的产品兼容，使它无法和其他设备联机。后则是确立这颗 IC 的实作方法，将不同功能分配成不同的单元，并确立不同单元间链接的方法，如此便完成规格的制定。

设计完规格后，接着就是设计芯片的细节了。这个步骤就像初步记下建筑的规画，将整体轮廓描绘出来，方便后续制图。在 IC 芯片中，便是使用硬件描述语言（HDL）将电路描写出来。常使用的 HDL 有 Verilog、VHDL 等，藉由程序代码便可轻易地将一颗 IC 地菜单达出来。接着就是检查程序功能的正确性并持续修改，直到它满足期望的功能为止。

▲ 32 bits 加法器的 Verilog 范例。

有了计算机，事情都变得容易

有了完整规画后，接下来便是画出平面的设计蓝图。在 IC 设计中，逻辑合成这个步骤便是将确定无误的 HDL code，放入电子设计自动化工具（EDA tool），让计算机将 HDL code 转换成逻辑电路，产生如下的电路图。之后，反复的确定此逻辑闸设计图是否符合规格并修改，直到功能正确为止。